PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-231944

(43)Date of publication of application: 16.08.2002

(51)Int.CI.

H01L 29/78 H01L 29/744 H01L 29/74 H01L 21/337 H01L 29/808

(21)Application number: 2001-023788

(71)Applicant: SANKEN ELECTRIC CO LTD

(22)Date of filing:


31.01.2001

(72)Inventor: SATO TETSUO

(54) POWER SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a reliable power semiconductor device which is hardly influenced by movable ions or the like and can have a stabilized high breakdown voltage. SOLUTION: A p-body region 23 is formed on one principal plane 21A of an n-type drift region 22, and an n-source region 24 is formed inside the body region 23, with the body region 23 surrounded by the drift region 22. P-type fourth semiconductor regions(FLR) 25A, 25B, and 25C are formed concentrically, being separated from each other, on the outside of the body region 23 at a distance from the body region 23. On the FLRs 25A, 25B, and 25C, first annular conductive films 27A, 27B, 27C, and 27D are formed via a first insulation film 26. The first conductive film suppresses the movement of movable ions in the insulation film such as the first insulation film 26, preventing the influence of the movable ions on a depletion layer extended in the drift region between the FLRs 25A, 25B, and 25C.



LEGAL STATUS

[Date of request for examination]

31.01.2001

[Date of sending the examiner's decision of rejection]

05.08.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-231944 (P2002-231944A)

(43)公開日 平成14年8月16日(2002.8.16)

(51) Int.CL' H01L 29/78 識別配号

652

FΙ

H01L 29/78

テーマコート*(参考)

652P 5F005

652K 5 F 1 0 2

652L 652S

652T

審査請求 有 請求項の数9 OL (全 10 頁) 最終頁に続く

(21)出席番号

特間2001-23788(P2001-23788)

(22)出顧日

平成13年1月31日(2001.1.31)

(71)出顧人 000106276

サンケン電気株式会社

埼玉県新座市北野3丁目6番3号

(72)発明者 佐藤 哲男

・ 埼玉県新座市北野3丁目6番3号 サンケ

ン電気株式会社内

(74)代理人 100083806

弁理士 三好 秀和 (外8名)

Fターム(参考) 5F005 AE09 AF02

5F102 FA01 FB01 GB02 GC07 GD10


G102 G103

(54) 【発明の名称】 電力用半導体装置

(57)【要約】

【課題】 可動イオンなどの影響を受け難く、耐圧が安 定して得られる信頼性の高い電力用半導体装置を提供す

【解決手段】 n型ドリフト領域22の一方の主面21 A側にp型のボディ領域23、このボディ領域23の内 側にn型ソース領域24を形成し、ボディ領域23をド リフト領域22で包囲し、ボディ領域23の外側を離間 して取り囲むp型第4半導体領域(FLR)25A,2 5B, 25Cを互いに離間させて同心状に形成する。こ れらFLR25A, 25B, 25Cの上に第1絶縁膜2 6を介して第1導電膜27A, 27B, 27C, 27D を環状に形成する。第1導電膜は第1絶縁膜26等の絶 縁膜中の可動イオンの移動を抑制し、FLR25A, 2 5B, 25Cのそれぞれの間のドリフト領域22に広が る空乏層へ可動イオンが影響を与えるのを防止する。



【特許請求の範囲】

【請求項1】 第1導電型の第1半導体領域と、

前記第1半導体領域の一方の主面側において前記第1半 導体領域の内部に配置された第2導電型の第2半導体領域及び前記第1導電型の第3半導体領域と、

前記一方の主面側において前記第2及び第3半導体領域 を包囲する環状をなして配置された前記第2導電型の第 4半導体領域と、

前記一方の主面の上に形成された絶縁膜と、

前記第2半導体領域から前記第4半導体領域に亙る領域 において、前記絶縁膜の上部に配置された第1導電膜と を備えることを特徴とする電力用半導体装置。

【請求項2】 前記一方の主面において、前記第4半導体領域の外周側に前記第4半導体領域を包囲する環状で配置された第1導電型の第5半導体領域と、

前記絶縁膜の上部に配置され、前記絶縁膜の関口部において前記第5半導体領域に接続される第2導電膜とを更に有することを特徴とする請求項1記載の電力用半導体装置。

【請求項3】 前記第4半導体領域は、互いに離間する 複数の同心環として配置されていることを特徴とする請 求項1又2記載の電力用半導体装置。

【請求項4】 前記複数の同心環の間に位置する前記第 1半導体領域の上方に、前記第4半導体領域の上方で互 いに空間的に分離した複数の第1導電膜が配置されてい ることを特徴とする請求項3記載の電力用半導体装置。

【請求項5】 前記複数の第1導電膜が電気的に接続されていることを特徴とする請求項4記載の電力用半導体装置。

【請求項6】 前記第1導電膜はフローティング状態で用いられることを特徴とする請求項1~5のいずれか1項記載の電力用半導体装置。

【請求項7】 前記第3半導体領域は前記第2半導体領域の内部に配置された第1主電極領域であり、

前記一方の主面と対向する前記第1半導体領域の他方の 主面に、第2主電極領域となる第6半導体領域が更に配 置されていることを特徴とする請求項1~6のいずれか 1項記載の電力用半導体装置。

【請求項8】 前記第3半導体領域と前記第1半導体領域の間の前記第2半導体領域の表面に配置されたゲート 絶縁膜と、

該ゲート絶縁膜の上部のゲート電極とを更に有すること を特徴とする請求項7記載の電力用半導体装置。

【請求項9】 前記第2半導体領域は、互いに対向した対として複数個配置され、

前記第3半導体領域は、前記対をなす前記第2半導体領域の間に配置されていることを特徴とする請求項1~6のいずれか1項記載の電力用半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電力用半導体装置に 係り、特に高耐圧の電力用半導体装置の接合終端技術に 関する。

[0002]

05 【従来の技術】従来、図4に示すような電力用絶縁ゲート型電界効果トランジスタ1が知られている。この従来の電力用絶縁ゲート型電界効果トランジスタ(以下、「従来の電界効果トランジスタ」という。)1は、例えばシリコンからなる半導体基板の一方の主面に、順次、10 高不純物密度のn型半導体領域(ドレイン領域)2、n型半導体領域(ドリフト領域)3、複数の高不純物密度のp型半導体領域(ボディ領域)4、この複数のボディ領域4の内部に形成された高不純物密度のn型半導体領域(ソース領域)5とを備えて構成されている。更に、

15 ドレイン領域2に接して形成されたドレイン電極6、ボディ領域4の表面に接して形成されたゲート絶縁膜7、ゲート絶縁膜7の上部のゲート電極8、ソース領域5の表面に接して形成されたソース電極9とを備えている。【0003】加えて、このような従来の電界効果トラン20 ジスタ1では、平面的に見て、複数のボディ領域4を包囲するようにフィールド・リミテッド・リング(FLR)10が環状に形成されている。又、これらFLR10の最も外側のFLR10の外側には、高不純物密度のn型半導体領域11、このn型半導体領域11に接続された金属膜12とから構成される等電位リング(EQ

【0004】図4に示した従来の電界効果トランジスタ 1はゲート電極8に正の電圧を印加しない場合は、OF Fの状態である。複数のFLR10は、OFFの状態に 30 おける耐圧を向上する目的で設けられている。即ち、ド レイン電極6とソース電極9との間にドレイン電極6側 の電位を高くする電圧(逆バイアス電圧)を印加すれ ば、ボディ領域4とソース電極9とは短絡されているの で、ボディ領域4とドリフト領域3との間のpn接合 35 は、逆方向にバイアスされる。これに伴って、pn接合

から主として不純物密度の低いドリフト領域3側に空乏

R) 13が離間して環状に形成されている。

層が広がる。更に、逆方向電圧を増加すれば、このpn接合から広がる空乏層が最内側のFLR10から最外側のFLR10から最外側のFLR10へ順次到達すれば、ボディ領域4と複数のFLR10とがあたかも一つのp型半導体領域とみなせるようになる。このため、最も電界集中の生じ易いボディ領域4のコーナ部分(曲部分)がこのp型半導体領域の中央側に位置するのと同様となり、ボディ領域4のコーナ部分の電界集中が緩和される。

【0005】なお、FLR10のコーナ部分はボディ領域4のコーナ部分に比較して曲率が大きいが、FLR10の外周側での電界はボディ領域4のコーナ部分よりもがいるで、FLR10同士の間隔などを適切に設定す

ることにより、FLR10の外周部での電界集中は良好に防止出来る。したがって、逆方向のバイアス電圧を降伏が生じる程に増加すれば、ボディ領域4のコーナ部分で電圧降伏が生じるが、その電圧値はFLR10を形成しない構造に比較して高くすることが出来る。

[0006]

【発明が解決しようとする課題】しかしながら、図4に示した従来の電界効果トランジスタ1においては、FLR10の上面(シリコン基板の他方の主面側)を覆うフィールド絶縁膜7Aや、このフィールド絶縁膜7Aを覆う層間絶縁膜(若しくはバッシベーション膜)14や、更にこの層間絶縁膜14を覆う図示しない樹脂封止体には多数の可動イオンが含まれており、この可動イオンの影響を受けるという問題点がある。

【0007】即ち、可動イオンは、電力用半導体装置の 動作に伴う電位分布や周囲温度などの影響を受けてフィ ールド絶縁膜7A、層間絶縁膜14などの中を移動す る。ここで、負の可動イオンがFLR10の上面を覆う フィールド絶縁膜7A、層間絶縁膜14や樹脂封止体な どに蓄積されると、複数のFLR10の間に形成されて いるドリフト領域3は、この負の可動イオンの影響を受 けてその表面のキャリア密度が低下する。これに伴い、 ドリフト領域3とボディ領域4との界面に形成されたp n接合から延びる空乏層が広がり易くなるため、相対的 に低い逆方向バイアス電圧によって空乏層がより外側の FLR10にまで広がり、結果として耐圧が低下する。 場合によっては、ドリフト領域3の表面には、この負の 可動イオンの影響を受けてp型チャネルが形成され、F LR10相互間及びFLR10とボディ領域4との間に リーク電流が流れる。このように、空乏層の広がりは可 動イオンの影響を受けるため、可動イオンの移動、分布 によって電力用半導体装置の耐圧に変動を来すこととな る。このような問題は、従来の電界効果トランジスタ1 に限られず、FLRを備えた従来のパワーバイポーラト ランジスタ、パワーダイオードなどの種々の電力用半導 体装置において同様に生じるものであり、改善が望まれ ている。

【0008】本発明は上記課題を解決するためになされたものである。そこで、本発明の目的は、可動イオンなどの影響を受け難く、耐圧が安定して得られる信頼性の高い電力用半導体装置を提供することにある。

【0009】本発明の他の目的は、環境温度、動作温度、動作電圧等により耐圧が影響を受けず、経時変化も少ない信頼性の高い電力用半導体装置を提供することにある。

[0010]

【課題を解決するための手段】上記課題を解決するため に、本発明の特徴は、第1導電型の第1半導体領域、こ の第1半導体領域の一方の主面側において第1半導体領域の内部に配置された第2導電型の第2半導体領域及び

第1 導電型の第3半導体領域、一方の主面側において第 2及び第3半導体領域を包囲する環状をなして配置され た第2導電型の第4半導体領域、一方の主面の上に形成 された絶縁膜及びこの絶縁膜の上部に配置された第1導 05 電膜とからなる電力用半導体装置としたことを要旨とす る。但し、「第1導電膜」は、第2半導体領域から第4 半導体領域に亙る領域において絶縁膜の上部に配置され ている。第4半導体領域は、冒頭で述べた「FLR」に 相当する。本発明の「電力用半導体装置」とは耐圧50 10 Vクラス、600Vクラス、800Vクラス、1.2k Vクラス、4kVクラス、10kVクラス等の種々のデ バイスが含まれる。なお、「環状」とは、完全な連続し た (閉じた) リングである必要性は常に要求されず、一 定の場合はキャリアの拡散長以下の微細な空隙を介して 15 連続したリングでもかまわない。キャリアの拡散長以下 の空隙であれば、その空隙で空乏層はピンチオフしてい るので、空乏層の広がりに大きな影響を与えないからで ある。

【0011】本発明の特徴に係る電力用半導体装置にお 20 いて、第1半導体領域と第2半導体領域とのなすpn接 合において逆バイアスとなる極性の電圧を印加するとp n接合から空乏層が広がる。第1半導体領域の不純物密 度を第2半導体領域の不純物密度に比して十分低くして おけば、空乏層は主に第1半導体領域側に広がる。次第 25 にこの逆バイアス電圧を増大させると、このpn接合界 面から広がる空乏層は環状の第4半導体領域へ向けて広 がり、第4半導体領域に到達する。これにより、第2半 導体領域のコーナ部分(曲部分)の電界集中が緩和され て、電力用半導体装置の耐圧(逆方向阻止耐圧)を向上 30 することが出来る。このとき、絶縁膜に含まれる可動イ オンの影響は、絶縁膜の上に形成された第1導電膜によ って緩和されている。即ち、可動イオンは、電力用半導 体装置の動作に伴う電位分布や周囲温度の影響を受けて 絶縁膜中を移動するが、第1半導体領域の上方に形成さ 35 れた第1導電膜が、所謂「等電位リング」として機能し て、可動イオンの移動を抑制する。この結果、絶縁膜に 含まれる可動イオンの空乏層に及ぼす影響が防止され る。このため、第4半導体領域近傍の第1半導体領域で は、可動イオンの移動の影響を受けてその表面のキャリ 40 ア密度が変化することが防止される。このように、第1 導電膜を形成したことにより、pn接合から延びる空乏 層の広がりが絶縁膜に含まれる可動イオンの移動の影響 を受けずに一定となって接合耐圧に変動が発生するのを 防止出来る。このため、本発明の特徴に係る電力用半導 45 体装置は、環境温度、動作温度、動作電圧等により耐圧 が影響を受けず、経時変化も少なくなる。したがって信 頼性の高い電力用半導体装置を実現することが出来る。 【0012】本発明に係る電力用半導体装置において、 一方の主面において、第4半導体領域の外周側に第4半

50 導体領域を包囲する環状で配置された第1導電型の第5

- 3 -

半導体領域、絶縁膜の上部に配置され、絶縁膜の開口部 において第5半導体領域に接続される第2導電膜とを更 に有することが好ましい。

【0013】本発明に係る電力用半導体装置において、 第4半導体領域は、互いに離間する複数の同心環として 配置されていることが好ましい。「同心環」は円形であ る必要はなく、矩形や多角形の同心環でかまわない。こ のように複数の第4半導体領域を互いに離間する同心環 状に配置することにより、pn接合から広がる空乏層が 隣り合う第4半導体領域同士の間に形成された第1半導 体領域を順次埋めるように広がるため、より電界集中を 緩和することが出来る。この場合、複数の同心環の間に 位置する第1半導体領域の上方に、第4半導体領域の上 方で互いに空間的に分離した複数の第1導電膜が配置す ることが好ましい。丁度、隣接する2つの第4半導体領 域をソース/ドレイン領域としたMOSFETのゲート 電極に、それぞれの第1導電膜が相当する。複数の第1 導電膜は、平面パターンとして空間的に分離している が、電気的には互いに接続し、同一電位に構成しても良

【0014】この第1導電膜は、電気的にフローティン グ (浮遊) 状態で用いれば、回路構成を複雑化しない で、絶縁膜に含まれる可動イオンの移動の影響を受けて 第1半導体領域の表面のキャリア密度が変化することを 防止出来る。又、回路構成が複雑になる欠点はあるが、 第1導電膜に一定のバイアスを印加する構成でも良い。 この一定のバイアスは、絶縁膜中に存在する可動イオン の極性及び第1半導体領域の導電型を考慮して決定すれ ば良い。このように、極性を考慮して第1導電膜に一定 のバイアスを印加すればより有効に、第1半導体領域の 表面のキャリア密度が絶縁膜に含まれる可動イオンの移 動の影響を受けるのを防止出来る。

【0015】本発明に係る電力用半導体装置において、 第3半導体領域を第2半導体領域の内部に配置された第 1主電極領域とし、一方の主面と対向する第1半導体領 域の他方の主面に第2主電極領域となる第6半導体領域 を更に配置すれば、絶縁ゲート型バイポーラトランジス タ (IGBT)、電力用絶縁ゲート型電界効果トランジ スタ(パワーIGFET)、電力用絶縁ゲート型静電誘 導トランジスタ (パワーIGSIT) 、電力用バイポー ラトランジスタ (パワーBJT)、GTOサイリスタ等 の電力用半導体装置が構成出来る。第3半導体領域は、 すべての第2半導体領域の内部に配置されている必要は ない。例えば、複数個の第2半導体領域が島状に配置さ れている場合で、一番外側に位置する第2半導体領域の 内部の第3半導体領域を省略しても良い。パワーFET の場合は第6半導体領域は第1導電型であり、IGB T、パワーBJT及びGTOサイリスタでは第6半導体 領域は第2導電型である。ここで、「第1主電極領域」 とは、IGBT及びパワーBJTにおいてエミッタ領域 50 ドレイン領域のいずれか一方、SIサイリスタにおいて

又はコレクタ領域のいずれか一方、パワーIGFET及 びパワーIGSITにおいてはソース領域又はドレイン 領域のいずれか一方、GTOサイリスタにおいてはアノ ード領域又はカソード領域のいずれか一方となる半導体 05 領域を意味する。そして、「第2主電極領域」とは、I GBTにおいては上記第1主電極領域とはならないエミ ッタ領域又はコレクタ領域のいずれか一方、パワーIG FET及びパワーIGSITにおいては上記第1主電極 領域とはならないソース領域又はドレイン領域のいずれ 10 か一方、GTOサイリスタにおいては上記第1主電極領 域とはならないアノード領域又はカソード領域のいずれ か一方となる半導体領域を意味する。なお、IGBT、 パワーIGFET及びパワーIGSITにおいては、第 2 半導体領域はボディ領域として機能する。そして、第 15 3半導体領域と第1半導体領域の間の第2半導体領域・ (ボディ領域) の表面にはゲート絶縁膜が配置され、こ のゲート絶縁膜の上部にはゲート電極が更に備えられて いることは勿論である。パワーIGSITは、パワーI GFETの短チャネル化極限にあるトランジスタと解す 20 ることが出来る。即ち、パワーIGFETのソース領域 /ドレイン領域間がパンチング・スルーする程度に短チ ャネル化され、しかもチャネル中にドレイン電圧及びゲ ート電圧で制御可能な電位障壁が存在するデバイスであ ると定義出来る。具体的には、ソース・ドレイン間ポティ 25 ンシャルと、ゲート電圧によるチャネル中のポテンシャ ルの2次元空間における鞍部点であるポテンシャルの高 さがドレイン電圧及びゲート電圧で制御される電力用半 導体装置である。したがって、パワーIGSITの電流 ・電圧特性は真空管の三極管特性と同様な指数関数則に 30 従った特性を示す。パワーBJT及びGTOサイリスタ では第2半導体領域はベース領域になる。 【0016】一方、本発明に係る電力用半導体装置にお いて、第2半導体領域を互いに対向した対として複数個 配置し、第3半導体領域をこの対をなす第2半導体領域 35 の間に配置して第1主電極領域とし、一方の主面と対向 する第1半導体領域の他方の主面に第2主電極領域とな る第6半導体領域を更に配置すれば、電力用接合ゲート 型電界効果トランジスタ(パワーJFET)、電力用接 合ゲート型静電誘導トランジスタ(パワーJSIT)、 40 静電誘導サイリスタ (SIサイリスタ) 等の電力用半導 体装置が構成出来る。パワーJFET及びパワーJSI Tの場合は第6半導体領域は第1導電型であり、SIサ イリスタでは第6半導体領域は第2導電型である。ここ で、「第1主電極領域」とは、パワーJFET及びパワ ーJSITにおいてはソース領域又はドレイン領域のい ずれか一方、SIサイリスタにおいてはアノード領域又

はカソード領域のいずれか一方を意味する。「第2主電

極領域」とは、パワーJFET及びパワーJSITにお

いては上記第1主電極領域とはならないソース領域又は

は上記第1主電極領域とはならないアノード領域又はカソード領域のいずれか一方を意味する。パワーJSITは、パワーJFETの短チャネル化極限にあるトランジスタと解することが出来る。第2半導体領域は、パワーJFET、パワーJSIT及びSIサイリスタのゲート領域となる。

[0017]

【発明の実施の形態】次に、図面を参照して、本発明の 実施の形態に係る電力用半導体装置について説明する。 但し、図面は模式的なものであり、各層の厚みや厚みの 比率などは現実のものとは異なることに留意すべきであ る。したがって、具体的な厚みや寸法は以下の説明を参 酌して判断すべきものである。又、図面相互間において も互いの寸法の関係や比率が異なる部分が含まれている ことは勿論である。

【0018】本発明の実施の形態に係る電力用絶縁ゲー ト型電界効果トランジスタ(以下、「パワーMOSFE T」という。) 20は、図1に示すように第1導電型の 第1半導体領域22、この第1半導体領域22の一方の 主面側において第1半導体領域22の内部に配置された 第2導電型の第2半導体領域23及び第1導電型の第3 半導体領域24、一方の主面側において第2及び第3半 導体領域24を包囲する環状をなして配置された第2導 電型の第4半導体領域25A,25B,25C、一方の 主面の上に形成された第1絶縁膜 (フィールド絶縁膜) 26及びこの第1絶縁膜26の上部に配置された第1導 電膜27A,27B,27C,27Dとから構成されて いる。第1導電型と第2導電型とは互いに反対の導電型 である。この実施の形態においては、第1導電型がn型 で、第2導電型がp型であるが、全くこの逆でも良い。 【0019】第1半導体領域22は、母材としてのシリ コン基板 2 1 の不純物密度 (5×10¹¹ c m⁻¹~5×1 01cm⁻¹程度)を有する比較的高比抵抗の半導体領域 である。第1半導体領域22は、母材としてのシリコン 基板 (シリコンウェハ) 21の基板厚に近い150 μm ~600µmの厚さを有し、半導体基体21を構成する 主なる領域となっている。第1半導体領域22の不純物 密度と厚さは、定格耐圧、スイッチング速度、オン抵抗 等を考慮して決めれば良い。第1半導体領域22は、バ ワーMOSFET20のドリフト領域として機能する。 【0020】第2半導体領域23は、半導体基体21の 一方の主面 2 1 A の 累子形成領域の 中央に 2 μ m ~ 1 5 μmの深さに形成され、第1半導体領域(ドリフト領 域) 22よりも高不純物密度、例えば5×10¹⁵cm⁻¹ ~5×10¹¹cm⁻¹程度にドーピングされている。第2 半導体領域23はパワーMOSFET20のボディ領域 として機能する。第4半導体領域25A,25B,25 Cも、ボディ領域23と同様に 2μ m \sim 15 μ mの深さ に、5×10¹⁶ c m⁻¹~5×10¹¹ c m⁻¹程度の不純物 密度の領域として形成されている。但し、第4半導体領 域25A,25B,25Cは、ボディ領域23と同じ深さである必要はない。例えば、第4半導体領域25A,25B,25Cの拡散深さをチップの外周部に近づくに従い段階的に浅くすれば、全体としての実効的な曲率を05小さく出来、より高耐圧化が可能となる。又、第4半導体領域25A,25B,25Cの不純物密度をチップの外周部に近づくに従い段階的に低濃度になるようにすることも、電界の緩和に有効であり、より高耐圧化が可能となる。第4半導体領域25A,25B,25Cは、図2に示すように、半導体基体21の一方の主面21Aに沿って、ボディ領域23から離間して、複数(この実施の形態では3本)の矩形の環状をなすように形成されている。

【0021】第3半導体領域24は、ボディ領域23の 15 内部に配置された第1主電極領域(ソース領域)であ る。ソース領域24は、0.5 mm~5 mm程度の深さ に形成され、その不純物密度は2×10¹¹cm⁻¹~1× 10¹¹ c m⁻¹程度である。ドリフト領域22の一方の主 面と対向するドリフト領域22の他方の主面に第2主電 20 極領域 (ドレイン領域) となる第6半導体領域28が更 に配置されている。ドレイン領域28は不純物密度2× 10¹¹cm⁻¹~1×10¹¹cm⁻¹程度の低比抵抗の半導 体領域である。ドレイン領域28はシリコン基板21の 他方の主面21B側から、ドナー不純物を、深さ15 μ m~80μm程度の深さまでドープして形成した領域で ある。なお、このドレイン領域28はシリコン基板21 の他方の主面21Bの上にエピタキシャル成長して形成 しても良い。このドレイン領域28が形成された他方の 主面21Bには、ドレイン領域28とオーミック接触す 30 るように金属薄膜からなるドレイン電極29が形成され ている。

【0022】ソース領域24とドリフト領域22の間の ボディ領域23の表面には、ゲート絶縁膜31が備えら れ、このゲート絶縁膜31の上部にはゲート電極32が 35 更に配置されている。

【0023】第1導電膜27A,27B,27C,27 Dは、ボディ領域23から第4半導体領域25A,25 B,25Cに亙る領域において第1絶縁膜26の上部に 配置されている。第4半導体領域25A,25B,25 40 Cは、パワーMOSFET20のFLRとして機能す る。FLR25A,25B,25Cは、互いに離間する 複数の同心環として配置されている。

【0024】更に、図1に示すように、ドリフト領域22の一方の主面において、FLR25A,25B,25 Gの外周側にFLR25A,25B,25 Cを包囲する環状で配置された第1導電型の第5半導体領域(以下、「EQR拡散領域」という。)30が形成されている。EQR拡散領域30は、ソース領域24と同様な深さ0.5μm~5μm程度、不純物密度2×10"cm⁻¹ cm⁻¹ 程度の半導体領域である。そして、

第1絶縁膜26の上部には第1絶縁膜26の開口部においてEQR拡散領域30に接続される第2導電膜(EQR配線膜)36が更に配置されている。

【0025】シリコン基板21の一方の主面21A側には、図2及び図3に示すように、素子形成領域の略中央に正方形を9分割してそれぞれを離間させた配置で、平面矩形状の9つのボディ領域23が形成されている。それぞれのボディ領域23は、シリコン基板21の一方の主面21Aを除いて周囲がドリフト領域22に包囲された構造となっており、ドリフト領域22との界面がpn接合となっている。

【0026】ソース領域24は、ボディ領域23の外周より所定距離だけ内側の位置に、ボディ領域23より浅く形成されている。換言すれば、ドリフト領域22とソース領域24の間にボディ領域23が介在された構造となっている。このように、ドリフト領域22、ソース領域24とで挟まれた領域のボディ領域23の表面近傍は、後述するようにパワーMOSFET20のチャネル形成領域となる。

【0027】図3において、9つのボディ領域23の内中央に位置するボディ領域の符号を23(C)とし、このボディ領域23(C)内に形成されるソース領域の符号を24(C)として示す。中央に位置するボディ領域23(C)において、図3に斜線で示すように、ソース領域24(C)はボディ領域23(C)の平面輪郭に沿って平面輪郭より所定寸法aだけ内側に矩形の環形状を描くように形成されている。なお、このソース領域24(C)の周回する環の帯幅は所定寸法bに設定されている。このため、シリコン基板21の一方の主面21Aにおいては、ソース領域24(C)の内側と外側とには、ボディ領域23が露呈している。

【0028】一方、中央のボディ領域23 (C)の周辺に位置するボディ領域23内に形成されるソース領域24は、中央のボディ領域23 (C)の四辺のそれぞれに対向する辺(平面輪郭)の所定寸法aだけ内側に沿って形成されると共に、中央のボディ領域23 (C)を除く互いに隣接するボディ領域23同士の対向する辺(平面輪郭)より所定寸法aだけ内側に沿って形成されている。これらソース領域24の帯幅も所定寸法bになるように設定されている。この結果、中央のボディ領域23 (c)を除くボディ領域23では、場所によって、平面 L字形状のも、平面コ字形状のものとがある。

【0029】又、これらボディ領域23の群の外側には、図1及び図2に示すような、シリコン基板21の一方の主面21Aから所定深さまでアクセプタ不純物が高濃度にドープされたFLR25A,25B,25Cが矩形の環状に形成されている。これらFLR25A,25B,25C同士は、互いに離間して同心状に配置されている。即ち、これらFLR25A,25B,25C同士の間には、ドリフト領域22が介在された構造となって

いる。又、最も内側のFLR25Aとボディ領域23との間にも、ドリフト領域22が介在された構造となっている。なお、これらFLR25A,25B,25Cは、上述したボディ領域23と同一の不純物拡散工程で形成しても良く、ボディ領域23とは別個の拡散工程で形成しても良い。なお、この不純物拡散工程としては、一方の主面21Aに形成した酸化膜にフォトリソグラフィー技術及びエッチング技術を用いて所定の窓あけを行い、酸化膜の上からアクセプタ不純物であるボロン(B)ないドーパントを含む不純物添加薄膜、例えばボロンガラス(BSG)膜などを堆積させ、所定温度、所定時間での熱処理を施して選択拡散を行う。その後、不純物添加薄膜を除去すれば良い。

【0030】更に、図1及び図2に示すように、シリコ 15 ン基板 2 1 の一方の主面 2 1 Aにおける、最も外側の F LR25Cの外側には、高不純物密度で所定深さのEQ R拡散領域30が矩形の環状に形成されている。なお、 このEQR拡散領域30は、上述したソース領域24と 同一の不純物拡散工程で形成しても良く、ソース領域2 20 4とは別個の拡散工程で形成しても良い。このEQR拡 散領域30の上面には、金属などの導電性材料からなる EQR配線膜36が電気的に接続されている。なお、上 記した不純物拡散工程としては、一方の主面21Aに形 成した酸化膜にフォトリソグラフィー技術及びエッチン 25 グ技術を用いて所定の窓あけを行い、その後、酸化膜の 上からドナー不純物であるリン(P)、ヒ素(As)な どのドーパントを含む不純物添加蓉膜、例えばリンガラ ス(PSG)膜やヒ素ガラス(AsSG)膜を堆積さ せ、所定温度、所定時間での熱処理を施して選択拡散を 30 行い、髙不純物密度でn型の半導体領域を形成する。そ の後、不純物添加薄膜を除去する。なお、上記したよう な不純物添加薄膜を用いずに、オキシ塩化リン (POC 1,) などの液体ソースを用いた気相拡散法を行っても 良い。又、"P', "As'などの不純物イオンをイオン 35 注入法により、所定のドーズ量を注入し、その後所望の 深さまでドライブイン(熱処理)を施しても良い。 【0031】又、シリコン基板21の一方の主面21A 上に形成されたゲート絶縁膜31は、図1に示すよう に、互いに隣り合うボディ領域23同士の間に形成され 40 たドリフト領域22の上面に配置されており、その外周 側はチャネル形成領域(ボディ領域23)の上面を越え て、ソース領域24にまで至るように延伸されている。 そして、ゲート絶縁膜31の上面には、例えば不純物を 添加したポリシリコン (ドープドポリシリコン) などの 45 導電膜からなるゲート電極32が形成されている。ドー プドポリシリコンの代わりに、タングステン (W)、チ タン(Ti)、モリブデン(Mo)等の高融点金属、こ れらのシリサイド (WSi2, TiSi2, MoS i2) 等、或いはこれらのシリサイドを用いたポリサイ 50 ドでゲート電極32を構成しても良い。このゲート電極 32は、図3に一点鎖線で示すように、全てのボディ領域23におけるチャネル形成領域(ボディ領域23)と互いに隣り合うボディ領域23、23間のドリフト領域22に対向するように一体的に形成されている。そして、ゲート電極32は、第2絶縁膜(層間絶縁膜)33で被覆されている。なお、図1においては、ゲート絶縁膜31の膜厚が均一に形成されているが、隣り合うボディ領域23、23間に形成されたドリフト領域22の上面に対応する部分のみ選択的に厚く形成しても良い。

【0032】第2絶縁膜33には、それぞれのボディ領 域23の中央部分に対応させて開口(コンタクトホー ル)が形成されている。この開口を介してボディ領域2 3とソース領域24とには、例えばアルミニウム(A 1) 、若しくはアルミニウム合金 (A1-Si, A1-Cu-Si) などの配線材料からなるソース電極34が 電気的に接続されている。ソース電極34は、ボディ領 域23とソース領域24とを短絡し、ボディ領域23を ソース電極34の電位に維持する。このソース電極34 は、第2絶縁膜33を介してゲート電極32と電気的に 分離されている。このソース電極34の上面は、図1に 示すように、例えばSi〇,などからなる保護膜(パッ シベーション膜)35や図示しない樹脂封止体によって 被覆されている。なお、保護膜35は、ソース電極34 ・などが形成された後に形成されるため、例えば低温CV D法などの低温条件の絶縁膜形成法で形成されている。 【0033】特に、この実施の形態に係るパワーMOS FET20では、上記したように、本発明を適用してF LR25A, 25B, 25C同士の間のドリフト領域2 2の上面(一方の主面21A)に対向するように、第1 絶縁膜26を介して環状の第1導電膜27A,27B, 27C, 27Dが形成されている。図2に示すように、 ボディ領域23の群の外側には、互いに離間して形成さ れた矩形の環状をなすFLR25A,25B,25Cが 同心状に3本形成されている。そして、シリコン基板2 1の一方の主面21Aには、最内側のFLR25Aとボ ディ領域23との間、最内側のFLR25Aと二番目の FLR25Bとの間、二番目のFLR25Bと最外側の FLR25Cとの間、及び最外側のFLR25CとEQ R拡散領域30との間に、それぞれドリフト領域22が 環状に露出している。この環状に露出したドリフト領域 22の上面とFLR25A, 25B, 25Cの上面、更 にはボディ領域23の外周側及びEQR拡散領域30の 内周側は、第1絶縁膜26によって被覆されている。こ の第1絶縁膜26は、例えば周知の熱酸化によって形成 されたシリコン酸化膜であり、可動イオンを完全に除去 することは不可能な膜である。

【0034】この実施の形態においては、第1絶縁膜26の上に互いに離間して配置された4つの第1導電膜27A,27B,27C,27Dが、ゲート電極32と同じ導電性材料、ドープドポリシリコン、高融点金属、高

融点金属のシリサイド (WSi₂, TiSi₂, MoSi₂) 等或いはポリサイドなどで形成されている。4つの第1導電膜27A,27B,27C,27Dは、電気的にフローティング状態で使用すれば良い。4つの第1等電膜27A,27B,27C,27Dを互いに電気的に接続しておけば、フローティング等電位電極として機能する。しかし、4つの第1導電膜27A,27B,27C,27Dを互いに電気的に独立にして独立のフローティング電位を持ちうるように構成しても良い。EQR 配線膜36もフローティング状態で動作可能なように構成しておけば良い。

【0035】又、回路構成が複雑になる欠点はあるが、独立した電源、或いは動作電源を抵抗分割した電源を用いて、4つの第1導電膜27A,27B,27C,27

15 Dに一定のパイアスを印加する構成でも良い。この一定のパイアスは、第1絶縁膜26中に負の可動イオンがあるか、正の可動イオンがあるか、ドリフト領域22がp型であるのかn型であるのかを考慮して、その極性を選定すれば良い。更に、第1導電膜27A,27B,27

20 C,27Dの内側から外側に向かい、順次増大若しくは減少するように、それぞれ異なるパイアスを印加する構成でも良い。EQR配線膜36に一定のパイアスを印加する構成も採用可能である。

【0036】最内側に配置された第1導電膜27Aは、25 ボディ領域23と最内側のFLR25Aとの間に露出した環状のドリフト領域22に、第1絶縁膜26を介して対向するように環状に形成された帯状の導電膜である。この第1導電膜27Aの内周側縁と外周側縁は、それぞれボディ領域23と最内側のFLR25Aに対向するまで延伸されている。

【0037】二番目に内側の第1導電膜27Bは、最内側のFLR25Aと二番目のFLR25Bとの間に露出した環状のドリフト領域22に、第1絶縁膜26を介して対向するように環状に形成された帯状の導電膜である。この第1導電膜27Bの内周側縁と外周側縁は、そ

る。この第1導電限27Bの内周側線と外周側線は、それぞれ最内側のFLR25Aと二番目のFLR25Bに対向するまで延伸されている。

【0038】三番目に内側の第1導電膜27Cは、二番目のFLR25Bと最外側のFLR25Cの間に露出した環状のドリフト領域22に、第1絶縁膜26を介して対向するように環状に形成された帯状の導電膜である。この第1導電膜27Cの内周側縁と外周側縁は、二番目のFLR25Bと最外側のFLR25Cに対向するまで延伸されている。

45 【0039】最外側の第1導電膜27Dは、最外側のFLR25CとEQR拡散領域30の間に露出した環状のドリフト領域22に、第1絶縁膜26を介して対向するように環状に形成された帯状の導電膜である。この第1導電膜27Dの内周側縁は、最外側のFLR25Cまで50 延伸されている。しかし、第1導電膜27Dの外周側縁

は、最外側のFLR25CとEQR拡散領域30の間に 露出したドリフト領域22の略中央に対向する部分で終 端しており、EQR拡散領域30に電気的に接続された EQR配線膜からは離間されている。

【0040】これら第1 導電膜27A, 27B, 27 C, 27D は、図1 に示すように、第2 絶縁膜33 は、 って被覆されている。この第2 絶縁膜33 は、第1 絶縁膜26 と同様に可動イオンを完全に除去することは不可能な膜である。更に、この第2 絶縁膜33 は、上記したソース電極34 を被覆した保護膜35 によって被覆されている。この保護膜35 も、第1、第2 絶縁膜26、33 と同様に可動イオンを完全に除去することは不可能な膜である。

【0041】本発明の実施の形態に係るパワーMOSF ET20では、ゲート電極32に正の電圧を印加せずに 電力用半導体装置をOFFの状態として、ドレイン電極 29とソース電板34との間にドレイン電板側の電位を 高くする電圧 (逆バイアス電圧) を印加すると、ボディ 領域23とドリフト領域22との界面に形成されるpn 接合が逆方向にバイアスされる。このpn接合からは、 主として不純物密度の低いドリフト領域22側に空乏層 が広がる。ここで、逆方向電圧を増加する、このpn接 合から広がる空乏層が徐々に、シリコン基板21の素子 形成領域の外側方向に向けて広がり、最内側のFLR2 5Aから最外側のFLR25Cに順次到達する。即ち、 空乏層は隣り合うFLR25A、25B、25Cの間に 形成されたドリフト領域22を埋めるように索子形成領 域の外周側にまで広がる。これにより、ボディ領域23 のコーナ部分(曲部分)の電界集中が緩和されて、ゲー ト・ドレイン間耐圧及びソース・ドレイン間耐圧の向上 を図ることが出来る。このとき、FLR25A, 25 B, 25 Cを被覆する第1絶縁膜26や、第1絶縁膜2 6を被覆する第2絶縁膜33や、保護膜35や、更には 保護膜35を被覆する図示しない樹脂封止体等の種々の 絶縁膜に含まれている可動イオンの移動を、第1絶縁膜 26の上に形成されている第1導電膜27A、27B、 27C, 27Dによって抑制することが出来る。即ち、 可動イオンは、電力用半導体装置の動作に伴う電位分布 や周囲温度の影響を受けて絶縁膜の中を移動するが、ド リフト領域22の上面に形成された第1導電膜27A, 27B, 27C, 27Dが、所謂「等電位リング」とし て機能し、その移動がクランプされる。この結果、絶縁 膜に含まれている可動イオンの空乏層に及ぼす影響を第 1 導電膜 2 7 A, 2 7 B, 2 7 C, 2 7 D によって防止 することが出来る。このため、複数のFLR25A,2 5B, 25 C間に形成されたドリフト領域 22 が、絶縁 膜に含まれている可動イオンの移動の影響を受けてその 表面のキャリア密度が変化することを防止出来る。

【0042】又、第1導電膜27A,27B,27C,27Dは、外部からイオンが浸入することを防止する作

用がある。この結果として、上述のpn接合から延びる空乏層の広がりが可動イオンの移動の影響を受けずに一定となって、環境温度、動作温度(接合温度)、動作電圧等によりゲート・ドレイン間耐圧及びソース・ドレイン間耐圧に変動が生じるのを防止することが出来る。

【0043】(その他の実施の形態)以上、本発明の実施の形態について説明したが、上記の実施の形態の開示の一部をなす論述及び図面はこの発明を限定するものであると理解するべきではない。この関示から当業者には10 様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

【0044】例えば、上記の実施の形態では電力用半導 体装置として二重拡散型MOSFET (DMOS)を例 示したが、UMOS, VMOS等のU溝、V溝内にゲー 15 ト絶縁膜及びゲート電極を埋め込んだ構造でもかまわな い。更に、ゲート絶縁膜をシリコン酸化膜(SiO,) の代わりに、シリコン窒化膜 (Si_1N_i) の単層膜やS iO,とSi,N,の複合膜としたパワーIGFETでも かまわない。更に、これらのパワーMOSFET等のパ 20 ワーIGFETの他に、IGBT、パワーMOSSI T、パワーJFET、パワーJSIT、パワーBJT、 GTOサイリスタ、SIサイリスタ、エミッタ・スイッ チド・サイリスタ (EST)、MOS制御サイリスタ (MCT)、ペース抵抗制御サイリスタ(BRT)等の 25 種々の電力用半導体装置に適用することが可能である。 【0045】又、上記の実施の形態では、図2に示すよ うに、ボディ領域23を3×3=9つに設定して説明し たが、実施に当たっては、4×4=16,5×5=2 5, ·····10×10=100、·····等のように、更に 30 多数のボディ領域23を備える構成でも良い。また、4 $\times 8$, 10×30 等の非等方的な配列でも良い。また、 一番内側のFLR25Aに近い(隣接した)ボディ領域 23の内部のソース領域24を省略しても良い。更に、 ボディ領域23は、9つよりも少ない構成としても勿論 35 良い。そして、このボディ領域23は、図1に示したよ うな下面が略平坦な構造でなくとも良く、下面中央部分 を選択的に深く形成した、所謂ディーブベース構造にす ることも出来る。なお、上記の実施の形態では、ボディ 領域23の上面形状を正方形の島状に形成したが、長方 40 形、6角形、8角形、円形の島状の他、ストライプ形状 や格子形状としても良い。

【0046】更に、上記の実施の形態では、FLR25A,25B,25Cを等間隔で形成したが、勿論等間隔でなくとも良い。又、図1においては、最内側のFLR25CとEQR拡散領域30との間隔を、隣り合うFLR同士の間隔と等しく描いているが、素子形成領域の外側へ向けてこれら間隔を徐々に増大する構成など適宜設計変更が可能である。これらの間隔は、所望の耐圧やチップサイズ等の条件から任意に設定することが出来る。

【0047】又、上記の実施の形態では、シリコン基板を用いたが、シリコン以外の炭化珪素(SiC)等の他の半導体材料を用いることが可能である。又、第1半導体領域22に比較的高比抵抗のシリコン基板(母材)をそのまま用いたが、第6半導体領域28に低比抵抗のシリコン基板を用い、この上に比較的高比抵抗のエピタキシャル成長層を形成し、このエピタキシャル成長層を第1半導体領域22として用いても良い。

【0048】このように、本発明はここでは記載していない様々な実施の形態を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

[0049]

【発明の効果】以上の説明から明らかなように本発明に よれば、絶縁膜中の可動イオンの移動が抑制され、可動 イオンが空乏層の広がりに影響を与えることが防止さ れ。

【0050】このため、本発明によれば、環境温度、動作温度、動作電圧等により耐圧が影響を受けず、経時変化も少なく、したがって信頼性の高い電力用半導体装置を提供することが出来る。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る電力用半導体装置 (パワーMOSFET)の断面図である。


【図2】本発明の実施の形態に係る電力用半導体装置 (パワーMOSFET) におけるシリコン基板の一方の 主面の平面図(上面図)である。図2においては、パワーMOSFET20の絶縁膜やソース電極などの図示を 省略し、その下層の半導体領域のパターンを主に示して いる。


- (図3)本発明の実施の形態に係る電力用半導体装置 (パワーMOSFET)におけるシリコン基板の一方の 主面側の第2半導体領域全体を示す平面図である。 【図4】従来の電力用半導体装置の断面図である。 【符号の説明】
- 10 20 パワーMOSFET (電力用半導体装置)
 - 21 シリコン基板(半導体基体)
 - 22 第1半導体領域(ドリフト領域)
 - 23 第2半導体領域(ボディ領域)
 - 24 第3半導体領域 (ソース領域)
- 15 25A, 25B, 25C FLR (第4半導体領域)
 - 26 第1絶縁膜 (フィールド絶縁膜)
 - 27A, 27B, 27C, 27D 第1導電膜


٠...

- 28 第6半導体領域(ドレイン領域)
- 29 ドレイン電極
- 20 30 EQR拡散領域 (第5半導体領域)
 - 31 ゲート絶縁膜
 - 32 ゲート電極
 - 33 第2絶縁膜(層間絶縁膜)
 - 34 ソース電極
- 25 35 保護膜 (パッシペーション膜)
 - 36 EQR配線膜

【図1】








20: パワーMOSFET(電力用半導件装置) 22: 第1半導体領域 23: 第2半導体領域 25A, 25B, 25C: FLR(第4半導体領域) 27A, 27B, 27C, 27D: 第1準電蓋 30: EQR拡散領域(第5半導体領域)

【図4】



フロントページの続き

| (51)Int.Cl.' | | 識別記号 | FI | | テーマコード(参考) |
|--------------|--------|-------|------|-------|------------|
| H01L | 29/78 | 6 5 5 | H01L | 29/78 | 6 5 5 Z |
| | 29/744 | | | 29/74 | С |
| | 29/74 | | | | M |
| | 21/337 | | | 29/80 | С |
| | 29/808 | | | | |